Caricare documenti e articoli online 
INFtub.com è un sito progettato per cercare i documenti in vari tipi di file e il caricamento di articoli online.


 
Non ricordi la password?  ››  Iscriviti gratis
 

ELETTRONICA: TIMER 555 - Schema a blocchi del TIMER 555

elettronica



ELETTRONICA: TIMER 555

Generalità

Il timer 555 è un circuito integrato a 8 piedini progettato specificamente per funzionare da multivibratore astabile e monostabile. Deve il suo nome al fatto di possedere al suoi interno tre resistenze collegate in serie ciascuna di valore 5 kΩ; queste ultime forniscono i potenziali di  riferimento Vcc/3 e 2Vcc/3 ai comparatori interni al dispositivo. Nonostante la Signetics lo abbia lanciato sul mercato fin dal 1972, il timer 555 viene oggi ancora largamente utilizzato grazie alla sua grande versatilità. Fra le più importanti caratteristiche ricordiamo:

Singola alimentazione regolabile da 5 V a 15 V;

Durata dell'impulso o periodo dell'oscillazione regolabile da alcune decine di microsecondi ad alcune decine di minuti;



Corrente di <<sink>> o di <<source>> fino a 200 mA;

Uscita CMOS e TTL compatibili se si utilizza la stassa Vcc;

Stabilità in temperatura migliore dello 0,005% per grado centigrado.

Schema a blocchi del TIMER 555

In figura 1. Si mostra lo schema a blocchi del TIMER 555.

Esso è costituito da due comparatori, un flip-flop S-R, un BJT NPN, un buffer invertente e da tre resistenze in serie. Il pie 343c22d dino 1, indicato con GND è la massa mentre il piedino 8, indicato con Vcc è quello a cui si applica la tensione di alimentazione. Il piedino 6, detto <<threshold>> è collegato all'ingresso non invertente del comparatore che pilota l'ingresso di reset del flip-flop mentre l'ingresso invertente dello stesso comparatore è polarizzato al valore 2Vcc/2 tramite il partitore resistivo se si lascia flottante l'ingresso <<control voltage>> posto al piedino 5 (in tal caso, però si preferisce collegare un condensatore del valore 10-100 nF tra il piedino 5 e massa in modo da filtrare a massa gli eventuali disturbi di alta frequenza che altererebbero i riferimenti dei comparatori). Il piedino 2, detto <<trigger>>, è collegato all'ingresso invertente del comparatore che pilota l'ingresso di set del flip-flop mentre l'ingresso non invertente dello stesso comparatore è polarizzato al valore Vcc/3 dal precedente partitore. Applicando una tensione esterna all'ingresso 5 direttamente o tramite una opportuna resistenza, si modifica il rapporto di partizione delle tensioni applicate ai comparatori. Il piedino 4 è collegato all'ingresso di azzeramento del flip-flop e funziona il logica negativa. Il piedino 7, indicato con <<discharge>>, è il collettore aperto dal BJT la cui base è connessa all'uscita complimentata dal flip-flop e l'emettitore è collegato a massa. Il piedino 3, indicato con <<output>>, è l'uscita del buffer invertente anch'esso pilotato dall'uscita complementata dal flip-flop. 

Astabili con il 555

Per ottenere un  funzionamento astabile il timer 555 va connesso come indicato in figura 2.

In figura 3 sono indicate le forme d'onde di VC(t) e VO(t).

I piedini 2 e 6 sono collegati tra di loro ed assumono lo stesso potenziale del condensatore C. La resistenza R1 è collegata tra l'alimentazione e il terminale <<discharge>> mentre R2 è collegato tra il terminale <<discharge>> e il condensatore. All'ingresso <<contro voltage>> è collegato un condensatore di filtro di piccola capacità (10 nF) e l'ingresso di azzeramento (pin 4) è collegato all'alimentazione. Il funzionamento è il seguente. Quando si dà alimentazione al circuito i piedini 2 e 6 a potenziale zero se il condensatore C è inizialmente scarico. Si ha: S = 1, R = 0 per cui Q = 1. Poiché la base del BJT e il buffer sono collegati all'uscita complementata dal flip-flop si ha il BJT in interdizione e <<output>> a livello 1. Il condensatore tende a caricarsi al valore Vcc attraverso le resistenze R1 e R2 con costante di tempo (R1 + R2) x C. Quando C raggiunge il potenziale Vcc/3 il comparatore <<trigger>> commuta portando S = R = 0; lo stato del flip-flop, come è noto, non varia e C continua a caricarsi,. Raggiunto, però, valore 2Vcc/3 commuta anche il comparatore <<threshold>> e si ha: S = 0 e R = 1; il flip-flop commuta e di conseguenza il BJT entra in saturazione e l'uscita si porta a 0. Tra il piedino <<discharge>> e massa c'è, ora, una differenza di potenziale pari a VCEsat che, in prima approssimazione, è zero. Il condensatore si carica attraverso la sola R2 nel collettore del BJT. Lo stato del flip-flop resta immutato finché VC è compreso nell'intervallo Vcc/3 e 2Vcc/3 in quanto si verifica: S = R = 0. Quando VC scende al di sotto di Vcc/3 si riottiene: S = 1, R = 0 per cui il BJT torna interdetto caricando C attraverso R1 + R2 e l'uscita si riporta a 1. In conclusione, la differenza di potenziale di C oscilla tra Vcc/3 e 2Vcc/3 e l'uscita tra 0 e Vcc. Determinare i tempi T1 e T2. Durante la fase di carica il condensatore assume il valore iniziale Vcc/3 e finale Vcc, ma dopo il tempo T1 raggiunge il valore 2Vcc/3 e commuta. L'equazione di carica è:

VC(t) = Vcc + ( - Vcc) x e-t/(R1+R2)C (1)

Sostituendo i valori nella (1) per t = T1 si ha:   

VC(T1) = 2Vcc/3 = Vcc - (2Vcc/3) x e-T1/(R1+R2)C

Da cui:

T1 = (R1 + R2)C x ln 2 = 0,693 x (R1 + R2)C (2)

Durante la fase di scarica il condensatore assume il valore iniziale 2Vcc/3 e finale 0, ma dopo il tempo T2 raggiunge il valore Vcc/3 e commuta. L'equazione di scarica è:



VC(t) = (2Vcc/3) x e-t/R2 x C (3)

Sostituendo i valori nella (3) per t = T2 si ha:

VC(T2) = Vcc/3 = (2Vcc/3) x e-T2/R2 x C

Da cui:

T2 = R2C x ln2 = 0,693 x R2C (3)

Il periodo T è:

T = T1 + T2 = 0,693 x (R1 + R2)C + 0,693 x R2C = 0,693 (R1 + 2R2)C   (5)

La frequenza f è il periodo di T:

f = 1/T = 1/0,693 x (T1 + 2R2)C = 1,44/(R1 + 2R2) x C (6)

il <<Duty-cicle>> è il rapporto tra il tempo in cui l'uscita è 1 e l'intero periodo:

D = T1/T = R1 + R2/ R1 + 2R2 (7)

Notiamo che, essendo T1 > T2, il <<Duty-cicle>> è sempre maggiore di 0,5 per cui le onde di uscita non sono mai quadre. In pratica ponendo R1 << R2, D si avvicina di molto a 0,5 e le onde si possono ritenere quadre. Notiamo, inoltre, che il condensatore è carico sempre positivamente per cui è possibile utilizzare un elettrolitico di grosso capacità onde ottenere periodi lunghi. Il valore delle resistenze R1 e R2 sono compresi tra 1 kΩ e 10 MΩ. Ciò consente una regolazione di frequenza in un intervallo assai ampio. Valori più piccoli di 1 kΩ renderebbero elevata la corrente di collettore di saturazione del BJT interno e con essa aumenterebbe la VCEsat o, addirittura, il BJT potrebbe uscire dalla saturazione. In entrambi i casi il pin 7 avrebbe un potenziale superiore a zero e ciò comporterebbe una diversa determinazione di T2 e, nelle peggiori delle ipotesi, il circuito non oscillerebbe più. 

Monostabili con 555 

Per ottenere un funzionamento monostabile il timer 555 va connesso come indicato in figura 6. Si collega la resistenza R tra l'alimentazione e il pin 7 e il condensatore C tra il pin 7 e massa; osserviamo, inoltre, ch il pin 6 è collegato al pin 7. Lo stato stabile dell'uscita è basso se <<threshold>>, pin 6, è a potenziale zero per cui: R = 0, S = 0. Lo stato di uscita si conserva. Se <<trigger>> scende al di sotto del valore Vcc/3 si ha VO = Vcc e il BJT si interdice: il condensatore tende a 2Vcc/3 si ha: S = 0, R = 1 e quindi VO = 0 e il BJT si satura riportando S = R = 0. Ovviamente il tempo in cui <<trigger>> è al livello basso deve essere inferiore alla durata T dell'impulso di uscita. Il derivatore di ingresso R'C' va dimensionato in modo che la sua costante di tempo sia di molto inferiore a T. R1 è sufficiente  più grande costante di assicura il livello alto all'ingresso <<trigger>> in assenza di eccitazione.

Dimensioniamo T. Quando il circuito è attivato il condensatore C si carica con legge:

VC(t) = Vcc - Vcc x e-t/RC   (13)

E raggiunge il valore 2Vcc/3 dopo un tempo T. Sostituendo nella (13) si ha:

VC(T) = 2Vcc/3 = Vcc - Vcc x e-T/RC

Da cui si ricava T:

T = RC x ln3 = 1,1 x RC   (14)

Se durante il tempo T in cui si ha in uscita VO = Vcc si applicano successivi impulsivi al <<trigger>> l'uscita non ne risulta influenzata; si dice che il monostabile non è <<retriggerabile>>. Se, invece, si applica un livello logico basso all'ingresso di <<reset>> (pin 4), l'uscita si porta repentinamente a zero e sarà necessario applicare un nuovo impulso di <<trigger>> per eccitare nuovamente il monostabile. Per ottenere un monostabile <<retriggerabile>> è sufficiente che l'applicazione dell'impulso di eccitazione scarichi repentinamente il condensatore C. ciò è reso possibile dal circuito di figura 7.

Si noti che in questo schema non si fa uso del BJT interno. Normalmente i piedini 2 e 6 sono a potenziale Vcc per cu: S = 0 e R = 1 e l'uscita è al livello basso. Nell'istante in cui VI compie una transazione negativa il condensatore si scarica bruscamente se la costante di tempo R'C' è dimensionata sufficientemente piccola. I piedini 2 e 6 si portano a zero per cui: S = 1 e R = 0; l'uscita commuta a livello alto VO = VOU = Vcc. Il condensatore C tende a caricarsi al valore Vcc con costante il tempo RC. Quando il suo potenziale raggiunge Vcc/3 determina la condizione: S = R = 0 e quindi l'uscita conserva lo stato precedente cioè rimane al livello alto. Quando la differenza di potenziale del condensatore raggiunge il valore 2Vcc/3 si verifica: S = 0, R = 1 e l'uscita commuta al livello basso VO = VOL = 0 per rimanere in definitivamente. Anche per questa configurazione vale il modello matematico precedente e quindi la (14) che definisce la durata dell'impulso. Se durante il tempo T in cui si manifesta l'impulso d'uscita si applica in un istante T' un fronte negativo in ingresso, l'uscita rimarrà a livello alto per un ulteriore tempo T.







Privacy




Articolo informazione


Hits: 11318
Apprezzato: scheda appunto

Commentare questo articolo:

Non sei registrato
Devi essere registrato per commentare

ISCRIVITI



Copiare il codice

nella pagina web del tuo sito.


Copyright InfTub.com 2024