|
|
GRADO DI INTEGRAZIONE:IL NUMERO DI PORTE LOGICHE EQUIVALENTI PER CHIP.
COMPONENTI INTEGRATI DIGITALI(DIGITAL IC):SSI(SMALL
SCALE OF INTEGRATION)CON GRADO DI INTEGRAZIONE PARI A UN NUMERO MASSIMO DI 12
PORTE LOGICHE EQUIVALENTI PER CHIP,MSI(MEDIUM.)MAX 100 PORTE,LSI(LARGE.)MAX
1000 PORTE,VLSI(VERY LARGE.)MAX 10000 PORTE,ULSI(ULTRA
LARGE.)OLTRE 10000 PORTE.TECNOLOGIA BIPOLARE:USA COME ELEMENTO DI BASE
IL TRANSISTORE BJT,I DISPOSITIVI SONO PIU' VELOCI E POSSONO EROGARE CORRENTI
MAGGIORI IN USCITA.TECNOLOGIA UNIPOLARE:USA IL TRANSISTORE A EFFETTO DI
CAMPO FET,I DISPOSITIVI NECESSITANO DI POTENZE DI ALIMENTAZIONE MINORI E
REALIZZANO LIVELLI DI INTEGRAZIONE MOLTO MAGGIORI.TECNOLOGIA IBRIDA:UTILIZZA
DISPOSITIVI UNIPOLARI PER
TTL(TRANSISTORTRANSISTOR
LOGIC):IL CIRCUITO CON CUI E' REALIZZATA
I PIU' UTILIZZATI SONO QUELLI CHE UTILIZZANO IL TRANSISTOR FET,NELLE TRE TIPOLOGIE:NMOS CHE UTILIZZA DISPOSITIVI MOSFET A CANALE N CHE CONSENTE IL MAGGIORE LIVELLO DI INTEGRAZIONE,PMOS CHE UTILIZZA DISPOSITIVI MOSFET A CANALE P,CMOS(COMPLEMENTARY MOS)CHE UTILIZZA MOSFET COMPLEMENTARI A CANALE N E A CANALE P.
TENSIONE DI ALIMENTAZIONE
E'
LIVELLI DI TENSIONE DEI SEGNALI BINARI
UN SEGNALE BINARIO E' UN SEGNALE CHE PRESENTA DUE SOLI LIVELLI:ALTO(HIGH) E BASSO(LOW).I SEGNALI BINARI POSSONO ESSERE PRESENTI IN INGRESSO O IN USCITA A UN DISPOSITIVO:LIVELLI DI TENSIONE DEI SEGNALI BINARI D'INGRESSO,L'INTERVALLO COSTITUITO DAI VALORI DI TENSIONE CHE UN DISPOSITIVO INTEGRATO RICONOSCE CON CERTEZZA COME LIVELLO LOGICO ALTO O BASSO; LIVELLI DI TENSIONE DEI SEGNALI BINARI DI USCITA,L'INTERVALLO COSTITUITO DAI VALORI DI TENSIONE CHE UN DISPOSITIVO INTEGRATO FORNISCE IN USCITA COME LIVELLO LOGICO ALTO O BASSO.ZONA DI TRANSIZIONE:IN TALE FASCIA IL LIVELLO D'INGRESSO NON VIENE RICONSCIUTO CORRETTAMENTE DALLA PORTA.
TTL |
LIVELLO BASSO |
LIVELLO ALTO |
LIVELLI NON AMMESSI |
INGRESSO |
0 V ÷ 0.8 V |
2.4 V ÷ 5 V |
0.8 V ÷ 2.4 V |
USCITA |
0 V ÷ 0.1 V |
2.7 V ÷ 5 V |
|
|
|||
CMOS |
LIVELLO BASSO |
LIVELLO ALTO |
LIVELLI NON AMMESSI |
INGRESSO |
0 V ÷ 1.5 V |
3.1 V ÷ 5 V |
1.5 V ÷ 3.1 V |
USCITA |
0 V ÷ 0.05 V |
4.4 V ÷ 5 V |
LIVELLI DI CORRENTE
IMMUNITA' AL RUMORE
IL MARGINE DI RUMORE E' IL VALORE
MASSIMO DI TENSIONE CHE PUO' ESSERE AGGIUNTO O SOTTRATTO AL LIVELLO TENSIONE IN
INGRESSO,SENZA DETERMINARE UNA MODIFICA DEL LIVELLO LOGICO DEL SEGNALE
STESSO.IL MARGINE DI RUMORE E' IL MINORE TRA:-IL VALORE OTTENUTO COME
DIFFERENZEDEL VALORE MINIMO DI USCITA E DEL VALORE MINIMO D'INGRESSO PER IL
LIVELLO LOGICO ALTO,-IL VALORE OTTENUTO COME DIFFERENZA DEL VALORE MASSIMO DI
USCITA E DEL VALORE MASSIMO D'INGRESSO PER IL LIVELLO LOGICO BASSO.TTL:IL MARGINE DI RUMORE PER I
DISPOSITIVI LS VALE 0.3 V.CMOS:IL
MARGINE DI RUMORE PER I CMOS VALE 1.4 V PER
DISSIPAZIONE DI POTENZA
IL PRODOTTO DELLA TENSIONE DI ALIMENATZIONE E
DELLA CORRENTE RICHIAMATA E'
RITARDO DI PROPAGAZIONE E FATTORE DI QUALITA'
E' IL TEMPO NECESSARIO PERCHE' UN SEGNALE
LOGICO APPLICATO ALL'INGRESSO DETERMINI IL LIVELLO LOGICO CORRISPONDENTE IN
USCITA.TTL:PER I DISPOSITIVI LS IL
RITARDO VALE 10 NS,PER I DISPOSITIVI AS VALE 2,5 NS.CMOS:I DISPOSITIVI STANDARPRESENTANO UN RITARDO DI PROPAGAZIONE
TIPICO DI 100 NS. I DISPOSITIVI HC E HCT CIRCA 8 NS,GLI AC E ACT 1.5 NS.IL
PRODOTTO DEL RITARDO E DELLA POTENZA DISSIPATA E' DETTO FATTORE DI QUALITA'
PER
Privacy |
Articolo informazione
Commentare questo articolo:Non sei registratoDevi essere registrato per commentare ISCRIVITI |
Copiare il codice nella pagina web del tuo sito. |
Copyright InfTub.com 2024